PCL6125

PCL6100系列  2軸

Pre-register(1段),up/down counter 及 每軸兩個 comparator,直線插補,編碼器輸入,内建伺服馬達界面,開回路控制及閉回路控制。

8/16 bit parallel bus 及 4 線式 serial bus,對應市面上的CPU。

最大輸出周波数:15Mpps,up/down counter:32 bit。高分解能,適用於行程較長的直綫馬達控制。

Specification

Specification

軸数 2
最高出力周波数 (標準、Max.)
(※5)
9.8Mpps (Max.15Mpps)
CPU界面 8/16 bit parallel bus

4 線式 serial bus

Package 80 – pin QFP
電源電壓 +3.0V ~ +3.6V
基準 clock (標準、Max.) 19.6608MHz (Max.30MHz)
速度設定寄存器数 2 (FL, FH)
速度設定步数 1 ~ 16,383 (14 bit)
速度倍率設定範圍 0.3 ~ 600倍
加速率設定範圍 1 ~ 65,535 (16 bit)
減速率設定範圍 1 ~ 65,535 (16 bit)
定位脈衝数設定範圍 -2,147,483,648 ~ +2,147,483,647 (32 bit)
slow down point 設定範圍 0 ~ 16,777,215 (24ビット)
Package  外形尺寸
(Mold部分) (mm)
12 × 12
周圍温度範圍 -40 ~ +85℃
S字加減速控制
編碼器輸入 (4逓倍) 〇(每軸)
up/down counter
(現在位置 counter)
〇(每軸)
32 bit ×2
Comparator 〇(每軸)
32 bit ×4
(其中兩個為soft limit專用)
中斷信號輸出 〇(32要因)
次動作用Pre-buffer (Pre-register) 〇(1段)
次動作自動開始控制
手滑輪輸入 〇(每軸)
(逓倍&無分周功能)
直線插補
I/O(汎用輸出入端子) 〇(每軸8点)
Ring Count 功能
Soft Limit 功能
5V界面
RoHS2 對應

(※5)最高輸出周波数的標準値:在輸入標準周波数的基準clock時,Max.値是輸入Max.周波数的基準clock。